随着英特尔新一代基于Intel 18A制程的处理器Panther Lake的推出，近期更多关于芯片制造层面的技术细节，包括金属层配置、GAA pitch 参数，以及背面供电（PowerVia）在不同电路区块的实施方式被曝光。

曝光的资料显示，Panther Lake 芯片面积约110mm²，逻辑与SRAM 均使用HP（High Performance）cells，未采用HD cells。逻辑单元标示为G50H180，SRAM 密度为0.023，与英特尔先前对外披露的数据相符。

M0 金属层最小间距为36nm；尽管18A 规格曾提及可支持32nm M0，但该数值对应HD cells（H160）。在18A 架构中，HD 与HP 皆维持5 tracks 设计，但HD 为32nm pitch，HP 则为36nm。

在晶体管结构方面，逻辑区最小GAA pitch 为76nm，而SRAM PP line pitch 为52nm。金属层配置上，前侧（front side）共有15 层金属层，背侧（back side）则有6 层金属层，其中BM5 层功能接近重布线层（RDL）。

SRAM 未采PowerVia，与结构间距有关

值得注意的是，虽然18A 导入PowerVia 背面供电技术，但SRAM 区块并未采用该架构。

按照英特尔此前的技术说明，18A 的PowerVia 需在GAA 结构之间保留特定间距，以将背面电源直接连接至前侧接触层并供电至source 端。由于SRAM 单元pitch 较为紧密，导入背面供电将牵动cell 尺寸设计，因此未在该芯片上实施。

市场观察指出，若在SRAM 单元中插入PowerVia，可能需将整体cell 高度增加约1.1 倍，以满足结构间距需求。因此在18A制程并未全面推进。

根据目前规划，英特尔下一代14A 制程将改采BSCON 架构，从背面直接连接至source 端，降低对GAA 结构间距的限制。业界预期，在新架构下，SRAM 区块将可能支持背面供电。

在金属材料方面，18A 的MEOL contact vias 以及BEOL V0/V1 使用钨（W），并未采用先前市场传闻中的钼（Mo）。不过英特尔已规划于14A 世代引入Mo。至于M0 金属层，目前仍采铜（Cu），且14A 亦将延续铜材料。

编辑：芯智讯-林子