IT之家 4 月 13 日消息，据 TrendForce 今天报道，台积电新一代封装技术 CoPoS（Chip-on-Panel-on-Substrate，基板上面板芯片封装）已在今年 2 月开始向研发团队交付设备，整条产线预计今年 6 月完工。

据报道，CoPoS 兴起表明行业正通过转向“拼板”解决先进封装瓶颈问题。随着 AI 芯片光掩模（IT之家注：Photomask）尺寸不断扩大，一块晶圆能产出的芯片正在不断减少，例如英伟达 Rubin GPU 尺寸是传统芯片的 5.5 倍，传统 12 英寸晶圆如今只能容纳 7 颗芯片，某些情况下甚至只能产出 4 颗。

并且方形“拼板”还能为晶圆利用率、产能带来显著提升，长期目标是以玻璃基板取代硅中介层（interposer）。

与此同时，台积电可能会在台南嘉义建立首条 CoPoS 试点产线，有望在当地展开量产，整合 CoPoS、SoIC、WMCM 等先进技术生产能力。公司还计划将中国台湾地区的 8 英寸晶圆厂改造为先进封装设施，当前的后段工厂将配合 2nm 先进制程生产。

机构分析认为，新竹 AP1 工厂将支撑新竹、台中生产基地 2nm 封装需求，龙潭 AP3 工厂则主要为苹果芯片提供 WMCM 与 InFO 解决方案。